制约电源适配器频率提升的局限是什么？

  制约电源适配器频率提升的局限是什么？

中小功率场合，我理解为0-10kW, 高频理解为1-3Mhz。电源适配器厂家伟达源科技在研究超高频20Mhz的开关电路，但是由于功率仅局限于20W之内，所以不再讨论的话题之内（真实原因是我不懂，哈哈）。 

电源适配器厂家对于将频率提升特别谨慎，在高频状态下，寄生参数带来的不确定性尤其难以预测，以下是美国MPS的MP2160，其频率高达3.5M，堪称DC-DC领域的跑车。

 

类似于在微电子产业中著名的摩尔定律，从1970年开始，电力电子变换器的功率密度大约每十年增加一倍。这和功率半导体发展的轨迹密切相关，受益于硅器件封装和沟道结构不断的发展，开关频率已经推到了兆赫兹级别，被动元件的体积不断减小，变换器提高了功率密度，但是高开关频率带来的高开关损耗、高磁芯损耗使得整个系统损耗大幅增加，散热系统也随之增加，所以现在阻碍电力电子变换器功率密度进一步提高的技术屏障在散热系统和高频电磁设计，以及先进的功率集成和封装技术。

 

为了维持这个功率密度的发展速度，很多电力电子前沿研究已经转移到散热基板研究，被动元件集成等方面的研究。就算现在把开关频率提到很高，功率密度也是被这些因素制约的。

    下面我稍微展开来说下： 

    1.开关损耗 开关损耗确实是限制因素之一，但是氮化镓器件的推出已经让开关损耗在1-3Mhz这个范围内变得可以接受，我下面附一张图片，这是三家公司推出的650V的GaN device，可以看出最好的管子开通损耗已经4uJ，关断损耗在8uJ(测试条件在400V, 12A)，还有一家叫RFMD的公司，其650V的管子基本可以和Transphorm平齐。而同电压电流等级的硅器件很多管子都还在以mJ为单位。    下面在贴出一张低压氮化镓和硅器件的比较，可以看出，总体来说，驱动损耗也会变得很小。

 

还有一点很重要，宽禁带半导体的工作结温很高，以目前的工艺来说，Sic的结温可以工作到200°，氮化镓可以工作到150°。而硅器件呢，我觉得最多100°就不得了。结温高，意味着相同损耗下，需要给宽禁带半导体设计的散热器表面积要小很多，何况宽禁带半导体的损耗本身还小。

    但是开关频率的提高，往往只能使用QFN或者其他一些表贴器件减少封装寄生参数，这给散热系统带来了极大的挑战，原来To封装可以加散热器，减少到空气对流的热阻，而现在不行了。所以如果想在高频下工作，第一问题就是解决散热，把高开关损耗导出去，尤其是在kW级别，散热系统非常重要。现在学界解决这个问题的手段偏向于把器件做成独立封装，采用一种叫DCB的技术，用陶瓷基板散热，器件从陶瓷上表面到下表面的热阻基本为0.4°C/W（有些人也用metal core PCB, 但是要加绝缘层，热阻一般在4°C/W），而FR4为20°C/W。

总结一下，半导体不断在发展，开关损耗也在显著下降，而封装越来越小，现在来看，我们要做的是怎么把那些热量从那么小的表贴封装下散出去。

    热处理可以通过数学建模搭建热平台来进行西医式地解决，这一点在老艾默生，华为与麦格米特是做得比较好的。通俗地描述“热处理”，就是去火。电源适配器功率密度越来越大是一个趋势，另外一个趋势是标准化、模块化。